1/5/1
DIALOG(R) File 351: Derwent WPI
(c) 2005 Thomson Derwent. All rts. reserv.

011134524 **Image available**
WPI Acc No: 1997-112448/ 199711
XRPX Acc No: N97-093018

Information processor with FPGA - in which FPGA performs processing using starting command in response, by suitable programming of FPGA block

Patent Assignee: NIPPON DENKI ENG KK (NIDE)
Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 8316329 A 19961129 JP 95124635 A 19950524 199711 B

Priority Applications (No Type Date): JP 95124635 A 19950524 Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes JP 8316329 A 5 H01L-021/82

Abstract (Basic): JP 8316329 A

The information processor has an FPGA block (3) which is programmed such that the FPGA performs processing using the starting command in response.

The FPGA processes the operations that are to be originally performed by the CPU of a computer (1).

ADVANTAGE - Enables CPU to perform other tasks by enabling FPGA to process some operations, and thus speeds up processing rate.

Dwg.1/4

Title Terms: INFORMATION; PROCESSOR; PERFORMANCE; PROCESS; START; COMMAND; RESPOND; SUIT; PROGRAM; BLOCK

Index Terms/Additional Words: FIELD; PROGRAMMABLE; GATE; ARRAY

Derwent Class: T01; U13

International Patent Class (Main): H01L-021/82

International Patent Class (Additional): G06T-001/00

File Segment: EPI

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-316329

(43)公開日 平成8年(1996)11月29日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	FΙ	技術表示箇所
H01L 21/82			H01L 21/82	Α
G06T 1/00			G06F 15/66	1

審査請求 未請求 請求項の数3 OL (全 5 頁)


		審査請求	未請求 請求項の数3 〇L (全 5 貝)		
(21)出願番号	特願平7 -124635	(71)出願人	000232047 日本電気エンジニアリング株式会社		
(22)出願日	平成7年(1995)5月24日		東京都港区芝浦三丁目18番21号		
		(72)発明者	仲村 忠晴 東京都港区芝浦三丁目18番21号 日本電気 エンジニアリング株式会社内		
		(74)代理人	弁理士 京本 直樹 (外2名)		
		1			

(54) 【発明の名称】 情報処理装置

(57) 【要約】

【目的】 情報処理装置の処理速度を向上させる。

【構成】 処理の開始指令に応答してその処理をFPG Aが行うようにFPGAプロック3をプログラムする。 本来コンピュータ部1内のCPUが行うべき処理をFP GAが行うため、処理速度が速い。FPGAがその処理を行っている間は、CPUは他のタスクを実行できる。



【特許請求の範囲】

【請求項1】 Field Programmable Gate Array (以下、FPGAと略す)と、処理の開始指令に応答して該処理を前記FPGAが行うように該FPGAをプログラムするCPUとを含み、このプログラム後に前記FPGAが前記処理を行うようにしたことを特徴とする情報処理装置。

【請求項2】 前記FPGAの前記処理の結果を格納するバッファを更に含み、前記CPUは前記バッファの内容を読出すことを特徴とする請求項1記載の情報処理装置。

【請求項3】 前記FPGAを複数含み、前記CPUはこれら複数のFPGAを夫々プログラムすることを特徴とする請求項1又は2記載の情報処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は情報処理装置に関し、特にその処理速度の向上に関する。

[0002]

【従来の技術】情報処理装置が画像処理を行う場合、大 20 量のデータを扱うことになる。このため、情報処理装置 の処理速度を向上させる必要がある。

【0003】情報処理装置の処理速度を向上させる方法が特開昭60-54077号公報に開示されている。これは、画像データを格納する画像メモリに、画像の取出し、格納を高速に行うための付加プロセッサと、主プロセッサとの共有メモリとを付加するものである。

【0004】そして、画像メモリに付加プロセッサを付加することにより、単に画像データの取出し、格納を高速化するだけでなく、ソフトウェアによるプログラマブ 30 ルな構成にすることで、機能の柔軟性、拡張性を実現するものである。

[0005]

【発明が解決しようとする課題】上述した従来技術においては、マルチプロセッサ構成にすることによって性能向上を図ろうとしている。しかし、マルチプロセッサによるソフトウェアの並行動作では性能向上に限界があった。

【0006】本発明は上述した従来技術の欠点を解決するためになされたものであり、その目的はより処理速度 40の向上した情報処理装置を提供することである。

[0007]

【課題を解決するための手段】本発明による情報処理装置は、Field Programmable Gate Array(以下、FPGAと略す)と、処理の開始指令に応答して該処理を前記FPGAが行うように該FPGAをプログラムするCPUとを含み、このプログラム後に前記FPGAが前記処理を行うようにしたことを特徴とする情報処理装置。

[0008]

【作用】処理の開始指令に応答して該処理をFPGAが 行うようにFPGAをプログラムする。本来CPUが行

11 プようにドドロスをプログラムする。 年来にドロが行 うべき処理をFPGAが行うため、処理速度が速い。F PGAがその処理を行っている間は、CPUは他のタス

クを実行できる。 【0009】

【実施例】次に、本発明について図面を参照して説明す

【0010】図1は本発明による情報処理装置の一実施例の構成を示すプロック図である。図において、本発明の一実施例による情報処理装置は、CPUを含み従来のコンピュータと同一の機能を有するコンピュータ部1と、複数のFPGAからなるFPGAプロック3と、これら2つを接続するためのインタフェース部2とを含んで構成されている。コンピュータ部1は、ソフトウェアが得意とするマンマシンインタフェース処理や時分割処理など複雑ではあるが、計算のパワーをあまり必要としない処理を実行する。一方、FPGAプロック3は画像処理など大量のデータを高速に処理するための機能を分担する。インタフェース部は、FPGAのプログラムやコンピュータ本体とFPGAプロックのデータのやり取りの制御を実行する。

【0011】従来、このような付加回路を持ったコンピュータはあるが、本発明では付加回路をプログラム可能としている。つまり、アプリケーションに依存する処理に応じて付加回路をプログラムすることによって、ハードウェアの特徴である高速さと、ソフトウェアの特徴であるプログラマブルという、両者の利点を活かした処理を可能としているのである。

0 【0012】図2は図1中のインタフェース部2の構成を示すブロック図である。

【0013】図において、バスコントローラ21はコンピュータ部1のバスを接続するためのタイミング調整やバッファリングを行う。

【0014】コンフィギュレーションRAM22はFPGAのコンフィギュレーション(プログラム)データを一時的に格納するためのメモリであり、その内容はコンピュータ部1によって設定される。コンピュータ部1側ではこのコンフィギュレーションデータを一般のソフトウェアと同じようにディスクなどの記憶媒体に記憶、管理できるほか、ソースプログラムの作成やコンパイル、シミュレーションによる実行など、一般のソフトウェア開発と同じく開発や変更も可能である。

【0015】コンフィギュレーションコントローラ23は、コンフィグバス230によって、コンフィギュレーションRAM22の内容を、指定されたFPGAに転送する際の制御を行う。すなわち、FPGAで所望の機能を実現するためには、最初(電源投入後等)コンフィギュレーションが必要になる。このコンフィギュレーションとはFPGAの外部あるいは内部に実装されたPRO

20

30

4

Mから回路情報を読込み、回路をその場で構成すること **をいう。つまり、コンフィギュレーションコントローラ** 23はFPGAの回路構成を変更するための制御を行 い、所望の機能をFPGAに持たせる動作を行うのであ

【0016】データバッファ25は、コンピュータ部1 とFPGAとの間のデータのやり取りを行う際の、バッ ファリングを行う。

【0017】データコレクタ/ディストリビュータ24 は、データバス240によって、FPGAが要求するデ ータをFPGAに供給したり、逆にFPGAの処理した データを記憶するためのキャッシュメモリ及びそのコン トローラである。すなわち、FPGAは完全にコンピュ ータ部1とは並行に動作するので、コンピュータ部1と の間でデータのやり取りを行う手段が必要となる。デー タコレクタはFPGAの出力データを集めてバッファリ ングしておき、コンピュータ部1がデータを要求したと きに図示せぬ主メモリヘデータを転送するのである。逆 に、データディストリビュータは、コンピュータ部1が 作成したデータを主メモリから指定されたFPGAへ転 送するのである。

【0018】図3は図1中のFPGAプロック3の構成 を示すブロック図である。FPGAブロックは、複数の FPGA3-1~3-nの配列であり、個々のFPGA 3-1~3-nは各々独立に動作する。コンフィングバ スは論理的にはデータバスとは別であるが、FPGAの 構造上、物理的には同一のバスを使用する。

【0019】ここでFPGAは、LSIベンダ側で予め 機能ブロックとそれらをつなぐ配線を作り込んでおき、 後にユーザ側で実際に用いる配線を選択できる方式のゲ ートアレイである。これは任意の論理回路を構成するこ とができるだけでなく、それを任意に変更(書換え)す ることができるものである。

【0020】本例の装置では、このFPGAをプログラ ムするアプリケーションソフトウェアを予め用意してお き、そのソフトウェアを実行することによってFPGA をプログラムし、CPUが本来行うべき処理をFPGA が行うのである。なお、このアプリケーションソフトウ ェアは、ハードウェア記述言語(Verilog Ha rdware Description Langua g e 等) でプログラミングする。

【0021】CPUが行うべき処理をFPGAが行う と、CPUが行う場合よりも処理が速い。したがって、 CPUとFPGAとの処理速度差を吸収する必要があ る。このため本装置では、FPGAの処理結果を格納す るデータバッファ25を設け、CPUがこのバッファ2 5の内容を読出す構成としているのである。

【0022】また、本例ではFPGAプロック3内にF PGAを複数含み、CPUがこれら複数のFPGAを夫 々プログラムする構成であり、1つのFPGAで処理を 行う場合よりも処理速度向上の効果が大きいのである。 【0023】ここで、図4を参照して従来の情報処理装 置と本例の情報処理装置との動作を説明する。

【0024】同図(a)は従来の情報処理装置のCPU の動作を示すタイムチャート、同図(b)は本例の装置 におけるCPU及びFPGAの動作を示すタイムチャー トである。両図共に、画像処理等のように大量のCPU パワーを消費するアプリケーションソフトウェアを実行 した場合が示されている。なお両図において、横軸は時 間、縦軸はCPU又はFPGAの消費パワーである。

【0025】同図(a)に示されているように、従来の 装置のようにCPUのみが実行すると処理の開始時刻S から終了時刻EまでCPUのパワーをフル(Full) に使用しても多くの時間がかかる。

【0026】これに対し本例の装置では、同図(b)に 示されているように、CPUは処理の開始時刻Sから時 刻T1までの間、FPGAのプログラムを行うためオー バヘッドが生じる。ところが、演算処理はハードウェア であるFPGAが時刻T1から時刻T2までの間に行 う。そして、このFPGAが行った演算処理の結果は、 時刻T2から時刻Eまでの間にCPUに送られる。

【0027】したがって、本装置によれば、従来装置よ りも短い時間で処理を行うことができるのである。ま た、CPUは開始時刻Sから時刻T1までの間、FPG Aのプログラムを行うが、このためにCPUが消費する パワーはわずかであり、CPUの余ったパワー(図中の 実線と破線との間のパワー) は他のタスクのために消費 することもできるのである。特に、図中の符号Aで示さ れているように、FPGAが処理を行う時刻T1から時 刻T2までの間は、CPUの消費パワーが零であり、こ の間CPUは他の処理を行うことができるのである。

【0028】つまり本装置は、マルチプロセッサ構成に してコンピュータの性能向上を図るのではなく、プログ ラマブルなハードウェアであるFPGAを利用した回路 を付加することによって性能向上を図っているのであ る。よって、本装置によれば、大幅な処理の高速化を図 りつつ、ソフトウェアの柔軟性、拡張性を維持できるの

【0029】なお、以上は画像処理を行う場合について 説明したが、それ以外の大量のデータ処理を行う場合に 40 おいても、本装置を用いれば処理速度が向上することは 明らかである。この場合、その処理をFPGAに行わせ るため、FPGAをプログラミングするソフトウェアを 予め用意しておけば良い。つまり、FPGAをプログラ ミングするソフトウェアを、本来CPUに行わせるべき 処理毎に用意しておき、実行すべき処理に応じてそれら を選択して実行すれば良いのである。

[0030]

【発明の効果】以上説明したように本発明は、処理の開 50 始指令に応答してその処理をFPGAが行うようにCP

5

UがFPGAをプログラムすることにより、本来CPUが行うべき処理をFPGAが行うため、処理速度が速いという効果がある。また、FPGAがその処理を行っている間は、CPUは他のタスクを実行できるという効果がある。

【図面の簡単な説明】

【図1】本発明の実施例による情報処理装置の構成を示すプロック図である。

【図2】図1中のインタフェース部の構成を示すブロック図である。

【図3】図1中のFPGAブロックの構成を示すブロック図である。


【図4】(a)は従来の情報処理装置におけるCPUの

動作を示すタイムチャート、(b)は図1の情報処理装置におけるCPU及びFPGAの動作を示すタイムチャートである。


【符号の説明】

- 1 コンピュータ部
- 2 インタフェース部
- 3 FPGAプロック
- 21 バスコントローラ
- 22 コンフィギュレーションRAM
- 10 23 コンフィギュレーションコントローラ
 - 24 データコレクタ/ディストリピュータ
 - 25 データバッファ


【図1】



【図2】



【図3】



[図4]

